Search Results (Display Type:"Objeto de aprendizaje", Author:"Santiago Emilio Acha Alegre", isMemberOf:"bibliuned:Setopenaire")

Resultados de la Navegación (1739)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 16 de 35

Páginas:    «primera ‹anterior  6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Problema propuesto 7.5.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 259 66
Complementador a dos (VHDL parte 3). (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 254 57
Circuito sumador completo.2. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 235 69
Simplificación de una función de 5 variables (minterms) (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 284 57
Estructura interna de una unidad aritmético-lógica. Operación lógica OR. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 259 74
Problema propuesto 7.4.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 219 74
Circuito de un semisumador (soluc. alternativa 1) (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 282 60
Problema propuesto 7.2.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 196 69
Estructura interna de una unidad aritmético-lógica. Operación A-1. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 259 72
Descripción VHDL de sumador paralelo con acarreo de 8 bits (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 647 129
Complementador a dos (VHDL parte 1). (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 253 49
Problema propuesto 7.3.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 204 60
Circuito sumador paralelo con acarreo serie de 8 bits (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 269 60
Sumador-restador de 4 bits codificado en binario signo magnitud.3 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 833 134
Sumador-restador de 4 bits codificado en binario signo magnitud (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 470 79
Circuito comparador binario de 4 bits mediante restador binario en complemento a uno (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 982 118
Circuito sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 265 60
Aumento de capacidad con contadores síncronos comerciales (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 448 89
Teoremas del Algebra de Boole. Teorema de De Morgan (segundo caso). (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 727 169
Comprobación de la propiedad distributiva (primer caso). (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 754 71
Funciones Lógicas. Función AND. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 484 93
Obtención de la función canónica en forma de minterms correspondiente a una función normalizada. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 303 69
Obtención de la función canónica en forma de maxterms a partir de la tabla de verdad. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 326 64
Teoremas del Algebra de Boole. Teorema de absorción (segundo caso). (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 1344 141
Problema propuesto 3.4 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 303 74
Funciones Lógicas. Función AOI. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 413 97
Obtención de la tabla de verdad de dos funciones equivalentes. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 397 78
Problema propuesto 3.6 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 262 75
Comprobación de la ley de De Morgan (primer caso). (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 690 94
Curva característica de una puerta NAND TTL-Estándar (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 377 59
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+A·B negado. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 236 72
Comportamiento de una puerta NAND TTL con entradas a nivel alto en carga. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 306 59
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 348 59
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..4 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 351 79
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 380 91
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 354 53
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 309 69
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 381 66
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  5.24 430 67
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..3 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 320 76
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..2 (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 381 82
Problema resuelto 5.3 (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 262 70
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 378 67
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  5.24 349 68
Estructura interna de una unidad aritmético-lógica. Operación aritmética disminuir uno. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 316 81
Estructura interna de una unidad aritmético-lógica. Operación aritmética B. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 251 69
Estructura interna de una unidad aritmético-lógica. Operación lógica A·B menos uno aritmética. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 228 72
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+B. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 307 74
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+B negado. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 272 63
Estructura interna de una unidad aritmético-lógica. Operación lógica A+(B negado) más A aritmética. (Requiere Plataforma MicroCAP 9.0 ó superior)  5.24 262 82

Página 16 de 35

Páginas:    «primera ‹anterior  6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25  siguiente › última »