Search Results (Author:"SantiagoEmilioAchaAlegre", isMemberOf:"oaingeec:ing-elec-col-e986be1262dcf896f5680312.e08c816")

Resultados de la Navegación (1739)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 18 de 35

Páginas:    «primera ‹anterior  8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Problema propuesto 3.6 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 262 75
Comprobación de la ley de De Morgan (primer caso). (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 690 94
Curva característica de una puerta NAND TTL-Estándar (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 377 59
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..1 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 370 77
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 351 72
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+A·B negado. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 236 72
Comportamiento de una puerta NAND TTL con entradas a nivel alto en carga. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 306 59
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 348 59
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..4 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 351 79
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 380 91
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 354 53
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 309 69
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 381 66
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  8.49 430 67
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..3 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 320 76
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 381 82
Problema resuelto 5.3 (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 262 70
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..1 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 353 79
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 378 67
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 349 68
Estructura interna de una unidad aritmético-lógica. Operación aritmética disminuir uno. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 316 81
Estructura interna de una unidad aritmético-lógica. Operación aritmética B. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 251 69
Estructura interna de una unidad aritmético-lógica. Operación lógica A·B menos uno aritmética. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 228 72
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+B. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 307 74
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+B negado. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 272 63
Estructura interna de una unidad aritmético-lógica. Operación lógica A+(B negado) más A aritmética. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 262 82
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+A·B. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 331 77
Problema propuesto 3.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 352 76
Definición de un demultiplexor (caso 3) (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 277 59
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I1 e I3). (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 330 73
DAC de 8 bits de resistencias ponderadas (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 250 44
Problema propuesto 4.1.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 263 64
Circuito sumador completo (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 263 55
Circuito de un semisumador. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 239 64
Aplicación de puerta OR: subcircuito de alarma. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 383 80
Circuito convertidor de código BCD a Exceso-3 (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 1691 272
Sumador paralelo con acarreo mixto (VHDL). (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 381 88
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 295 69
Problema propuesto 7.2 (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 209 66
Problema propuesto 2.3 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 255 74
Problema propuesto 4.5 (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 252 62
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 267 61
Circuito de una Unidad Aritmético-Lógica (ALU) de 4 bits (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 363 73
Circuito sumador de 4 bits para códigos de entrada y salidad en binario natural con signo (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 1207 126
Circuito comparador binario de 4 bits mediante restador binario en complemento a uno (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 529 89
Registros de desplazamiento. Contador Johnson de 8 bits con c.i 74194 (mod). (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 1042 203
Circuito sumador paralelo con acarreo serie de 4 bits (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 321 87
Registros de desplazamiento. Contador Johnson de 8 bits con c.i 74194. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 1407 241
Problema propuesto 7.3.3 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.49 217 63
Célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos. (Requiere Plataforma OrCAD 9.1 ó superior)  8.49 364 85

Página 18 de 35

Páginas:    «primera ‹anterior  8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27  siguiente › última »